MẠCH TỔ HỢP

Mã hóa thông thường : Ngõ ra là tổ hợp nhị phân, ngõ vào đường chéo phụ là mức tích cực→ Viết hàm theo dạng tích cực.

Mã hóa ưu tiên : Ngõ ra là tổ hợp nhị phân, ngõ vào đường chéo phụ là mức tích cực, dưới đường chéo phụ là chữ X → Viết hàm theo dạng tổ hợp SOP hay POS.

Giải mã thông thường: : Xử lý các chân cho phép nếu có, khi các chân E không được tích cực thì mạch không hoạt động → ngõ ra không tích cực. Bảng TT ngõ vào là tổ hợp bit, ngõ ra đường chéo phụ là mức tích cực. Viết hàm theo dạng tổ hợp

Giải mã LED 7 đoạn: BTT ngõ vào các tổ hợp bit, ngõ ra là a →g . Dựa vào số hiển thị điền trạng thái sáng tắt vào. Anode 0 sáng 1 tắt, Cathode ngược lại → Bìa K → Hàm. Khi vẽ mạch anode nối nguồn, cathode nối đất. Sơ đồ khối anode ngõ ra có núm, cathode thì không. Trước khi viết bìa kiểm tra có hàm nào rút gọn nhanh chóng không (1 vs X), (0 vs X).

Đa hợp (MUX) : Ngõ vào là các chân cho phép, và chân chọn S_n , ngõ ra là Y. Ứng mỗi tổ hợp chọn sẽ có 1 ngõ vào đưa sang Y → Viết hàm theo SOP.

Giải đa hợp (DEMUX) : Ngõ vào là các chân cho phép, và chân chọn S_n , ngõ ra các chân Y. Ứng mỗi tổ hợp chọn sẽ 1 ngõ ra nhận tín hiệu ở ngõ vào →SOP

Mạch cộng toàn phần : Các ngõ vào A,B,C_i ngõ ra S,C_0 . Áp dụng quy tắc cộng lập BTT → Hàm.



$$S = A \oplus B \oplus C_i$$
$$C_0 = AB + (A+B)C_i$$

Mạch trừ toàn phần : Các ngõ vào A,B,B_i ngõ ra D,B_0 . Áp dụng quy tắc trừ lập BTT → Hàm.



$$D = A \oplus B \oplus B_i$$
$$B_0 = \overline{A}B + (\overline{A}+B)B_i$$

FLIP FLOP

SR – FF : $Q_{n+1} = S + \overline{R}Q_n$

S	R	Q	$\overline{Q}$	Trạng thái
0	0	Q_0	$\overline{Q}_0$	Không đổi
0	1	0	1	Reset
1	0	1	0	Set
1	1	1	1	Cấm

JK – FF : $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$

J	K	Q	$\overline{Q}$	Trạng thái
0	0	Q_0	$\overline{Q}_0$	Không đổi
0	1	0	1	Reset
1	0	1	0	Set
1	1	$\overline{Q}_0$	Q_0	Đảo trạng thái

D– FF : $Q_{n+1} = D$

D	Q	$\overline{Q}$	Trạng thái
0	0	1	Reset
1	1	0	Set

T– FF : $Q_{n+1} = T \oplus Q_n$

T	Q	$\overline{Q}$	Trạng thái
0	Q_0	$\overline{Q}_0$	K đổi
1	$\overline{Q}_0$	Q_0	Đảo trạng thái

Bảng trạng thái đầy đủ :

+ PRE, CLR cùng tích cực: $Q = \overline{Q} = 1$ **→ Cấm**

+ PRE tích cực: Q lập tức lên 1 →Set Q

+ CLR tích cực: Q lập tức về 0 → Reset Q

+ PRE, CLR không tích cực nữa → Xét CLK

+ CLK =0, $Q = Q_0, \overline{Q} = \overline{Q_0}$ **→ Không đổi**

+ Có CLK: Chèn BTT đơn giản nhất vào.

Chuyển đổi FFA → FFB :

+ Ngõ vào: Chân FFB và chân Q_n

+ Ngõ ra: Chân FFA →Hàm → Mạch

Bảng đầu vào kích:

TTHT	TTKT	SR – FF		JK – FF		D – FF	T – FF
Q_n	Q_{n+1}	S	R	J	K	D	T
0	0	0	X	0	X	0	0
0	1	1	0	1	X	1	1
1	0	0	1	X	1	0	1
1	1	X	0	X	0	1	0

MẠCH ĐẾM

Đếm không đồng bộ :

+ Số lượng FF, chiều đếm (cùng chiều Q đảo ngược chiều Q không". JK hay T đưa lên mức 1.

+ Xác định TTTG, lớn hơn chu trình quan tâm bit 1, nhỏ hơn thì 0 → Kiểm tra tích cực PRE, CLR để lập hàm reset, kết hợp với ATRS để trở về trạng thái ban đầu thông qua PRE, CLR. Chú ý các TTTG khi gặp 0,7, 15 .

+ Chân dư về mức không tích cực.





PRE, CLR mức thấp **PRE, CLR mức cao**

Kết hợp ATRS và hàm trở về:

PRE, CLR mức thấp: Cổng AND

PRE, CLR mức cao: Cổng OR

Đếm đồng bộ :

+ Các chân CK nối chung với nhau .

+ Xác định số FF, viết chu trình dạng nhi phân, thông qua bảng kích lập bảng TT gồm TTHT – TTKT – Hàm kích.

+ Bìa K → vẽ mạch. Kiểm tra các hàm có thể rút trực tiếp được hay không (0 vs X) hay (1 vs X).

+ Để có thể đặt trước số đếm hoặc yêu cầu sử dụng ATRS thì cách chọn mạch ATRS tương tự mạch kdb, chỉ khác là được trở về trực tiếp trạng thái mong muốn không thông qua gì khác.

+ Các chân dư đem không tích cực.

SÓNG

Sóng FF :

+ Vẽ các đường tham chiếu của xung clock ứng với cạnh tích cực.
+ Vẽ đường tham chiếu tại ví trị đầu và cuối của PRE, CLR tác động.
+ Tại khoảng tham chiếu của PRE lập tức lên 1 , tại khoảng tham chiếu của CLR lập tức về 0. Nếu vị trí kết thúc xung không gặp đường tham chiếu của xung ck thì kéo dài xung cho đến đường tham chiếu gần nhất.
+ Khi hết sự tác động của PRE, CLR, ta bắt đầu vẽ xung tạo bởi tham chiếu của xung ck, ứng với mỗi tham chiếu, đối chiếu bảng trạng thái đơn giản nhất để vẽ xung.
Trạng thái ban đầu Q mặc định bằng 0 nếu đề không nói gì thêm

Sóng đếm kdb :

+ Vẽ đường tham chiếu tại cạnh tích cực của xung clock. Tại đó trạng thái được đếm.
+ Sóng gồm các chân Q và sóng của hàm RES nếu có. Viết chu trình đếm dưới dạng nhị phân,. Ban đầu khi vừa cấp điện, xung RES tích cực tích tắt rồi lại trở về bình thường cho đến khi phát hiện TTTG xung RES tích tắt tích cực nữa và đưa chu trình về lại trạng thái ban đầu. Ứng mỗi mỗi cạch tích cưck chỉ cần vẽ sóng ứng với số nhị phân tương ứng, chú ý thứ tự các ngõ Q. Khi gặp TTTG thì không vẽ hẳn mà chỉ vẽ một khoảng nhỏ và lập tức về trạng thái ban đầu/

Sóng đếm db :

+ Vẽ đường tham chiếu tại cạnh tích cực của xung clock. Tại đó trạng thái được đếm.
+ Sóng gồm các chân Q và sóng của hàm RES nếu có. Viết chu trình đếm dưới dạng nhị phân,. Ban đầu khi vừa cấp điện, xung RES tích cực tích tắt rồi lại trở về bình thường cho mãi mãi. Khi đó trạng thái nào được cài trước bởi ATRS thì sẽ hiện lên trước và tiếp tục đếm các chu trình còn lại không có trạng thái trung gian.
VD: Chu trình 1 3 5 7 8 9 6 , cài trước số 9 . Và ATRS mức thấp. Vậy ban đầu khi vừa cấp điện xung ATRS đang từ 1 xuống mức 0 tích tắt rồi lại trở về 1 bình thường, khi đó số 9 hiện trước rồi sau đó là 6 rồi mới quay lại chu trình.

TTL –CMOS

Lề nhiễu mức cao:
$V_{NH} = V_{OH(\min)} - V_{IH(\min)}$

Lề nhiễu mức thấp:
$V_{NL} = V_{IL(\max)} - V_{OL(\max)}$

Hệ số tải:

$$fanout = \min\{fanout_{cao}; fanout_{thap}\}$$

$$fanout_{cao} = \left|\frac{I_{OH(\max)1}}{I_{IH(\max)2}}\right|, fanout_{thap} = \left|\frac{I_{OL(\max)1}}{I_{IL(\max)2}}\right|$$

Mạch giao tiếp: Xét các LED ghép song song

LED sáng mức 1 và dòng đủ cấp :



$$R = \frac{V_{OH} - V_{LED}}{I_{LED}}$$

$$I_{LED} = \sum I_{LED_i}$$

LED sáng mức 0 :



$$R = \frac{V_{CC} - V_{LED} - V_{OL}}{I_{LED}}$$

$$I_{LED} = \sum I_{LED_i}$$

LED cần dòng lớn (dòng không đủ cấp)



$$V_{CEsat} = 0,2V$$

$$R_C = \frac{V_{CC} - V_{LED} - V_{CEsat}}{I_C}$$

$$I_B = \frac{I_C}{\beta}, I_C = \sum I_{LED}$$

$$\Rightarrow\Rightarrow R_B = \frac{V_{OH} - 0,7}{I_B}$$

Chú ý: Nếu đề cho các LED mắc nối tiếp thì khi đó <u>I led bằng nhau</u> và áp sẽ cộng nhau.

$$R = \frac{V_{CC} - nV_{LED} - V_{OL}}{I_{LED}}$$

$$V_{LED} = nV_{LED}$$



DAO ĐỘNG – ĐỊNH THỜI

Dùng NAND:

Dao động:



$$\begin{cases} t_1 = (R_1 + R_3)C_1 \ln 2 \\ t_1 = (R_2 + R_3)C_1 \ln 2 \\ T = t_1 + t_2 \\ HSCT = \dfrac{t_1}{t_1 + t_2}.100 \end{cases}$$

Định thời :



$$t = RC\ln 2$$

Dùng NE 555:

Dao động HSCT > 50 %:



$$\begin{cases} T_{ON} = (R_1 + R_2)C\ln 2 \\ T_{OFF} = R_2 C \ln 2 \\ T = T_{ON} + T_{OFF} \\ \quad = (R_1 + 2R_2)C\ln 2 \\ HSCT = \dfrac{T_{ON}}{T}.100 \end{cases}$$

Dao động HSCT <= 50 %: diode // R2



$$\begin{cases} T_{ON} = R_1 C \ln 2 \\ T_{OFF} = R_2 C \ln 2 \\ T = T_{ON} + T_{OFF} \\ \quad = (R_1 + R_2)C\ln 2 \\ HSCT = \dfrac{T_{ON}}{T_{V_{CC}}}.100 \end{cases}$$

Định thời :

$$t = RC\ln 3$$



BỘ NHỚ

N đường địa chỉ, D đường dữ liệu.

Dung lượng: $\begin{cases} C(byte) = 2^n.D/8 \\ C(bit) = C(byte).8 = 2^n.D \end{cases}$

Theo vùng nhớ: $DCC = sotunho - 1 = 2^n - 1$

$C(byte) = (DCC - DCD + 1).D/8$

Số từ nhớ, địa chỉ: 2^n

Bộ nhớ aK x b : Cụm aK chính là số địa chỉ.

$$\begin{cases} soduongdulieu : D = b \\ soduongdiachi : aK = a.2^{10} = 2^n \Rightarrow n \end{cases}$$

Mạch truy xuất: N địa chỉ đầu tiên (chương trình dung lượng N byte) chèn vào vị trí X.

+ Tìm ĐCĐ – ĐCC chương trình: $C(byte) - 1 \to HEX$

+ Tìm ĐCĐ – ĐCC của chương trình trên bộ nhớ: **Cộng dồn với X .**

+ Lập sơ đồ đường địa chỉ →Xác định số bit để đếm → Xác định TTGT nếu có →Viết hàm (MR=1) → Vẽ mạch.

Mở rộng bộ nhớ:

Mở rộng từ: Tăng word size aK x b →aK x nb

+ Xác định số lần từ tăng → số mạch.

+ Nối chung các ngõ vào, để nguyên ngõ ra .

Mở rộng dung lượng: aK x b →naK x b

+ Xác định số lần dung lượng tăng để xác định số mạch cần dùng và số đường địa chỉ cần tạo thêm. (Tăng 1 đường địa chỉ → dung lượng gấp đôi).

+ Xác định ngoài đường địa chỉ ra có cần thêm chân CE hay gì không → ghép như mạch giải mã (bảng trạng thái, cho từng mạch hoạt động)

+ Các chân OE nếu có luôn nối chung lại .

DAC

$$sobac \le sobac_{\max}(2^n - 1)$$

Ngõ ra: $\begin{cases} A_{out} = sobac.K \\ A_{fs} = (2^n - 1)K \end{cases}$, %đpg $R\% = \dfrac{100}{2^n - 1}$

ĐPG: $\begin{cases} K = A_{out} / sobac = A_{fs} / (2^n - 1) \\ K = -\dfrac{R_F}{R}.\dfrac{V_{ref}}{2^{n-1}}, \ dang\ R/2^n R \\ K = -\dfrac{R_F}{R}.\dfrac{V_{ref}}{2^n}, \ dang\ R/2R \end{cases}$

R – ADC: Tham chiếu bậc thang

ĐK dừng chuyển đổi:
$V_{AX} \ge V_A + V_T, V_{AX} = sobac.K$

Thời gian chuyển đổi: $\begin{cases} T_{CD} = sobac.T_{CK} \\ T_{CD\max} = (2^n - 1)T_{CK} \\ T_{CDTB} = T_{CD\max}/2 \end{cases}$

S – ADC: Tham chiếu bậc thang

ĐK dừng chuyển đổi: $sobac = \dfrac{V_A}{K}$

→ Chọn hai bậc liền kề tính $V_{AX} = sobac.K$

, bậc nào nhỏ hơn V_A là kết quả.

Thời gian chuyển đổi: $T_{CD} = nT_{CK}, n\ la\ so\ bit$